エラーカウンタ回路完成!?

先日来苦労していた，エラーカウンタ周りの回路を作成することができた．
送信系列としてM系列+情報系列を最小構成単位(パケット的なもの)としている．その情報系列を何パターンか用意して，Matlab上でシミュレーションしてみたが，きちんとエラーが出なかったので，雑音のない理想環境ではきちんと送受信ができることが確認できた．

明日(とは言っても，今日になってしまったが)は，FPGAにダウンロードするための回路に改造できる．やっと，そんな段階までこれた．卒論発表の2ndリハーサルぐらいまでには，ある程度の結果を提示できるといいな…．もちろん，1stリハーサルでは，「こんな結果が出ると予測されるので」的なものをスライドにってお茶を濁す必要はありそうだけど…．